Requested Patent:

JP60136376A

Title:

SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF;

Abstracted Patent:

JP60136376;

Publication Date:

1985-07-19;

Inventor(s):

KANEKO HIROKO; others: 01;

Applicant(s):

HITACHI SEISAKUSHO KK;

Application Number:

JP19830243810 19831226;

Priority Number(s):

IPC Classification:

H01L29/78;

Equivalents:

JP1847076C, JP5060265B;

ABSTRACT:

PURPOSE:To prevent mutual conductance among elements from reduction and improve the performance characteristics thereof in an MISFET of an LDD structure by a method wherein source/drain regions are made of a first, second, third layers diffused with different density of impurities.

CONSTITUTION:A field insulating film 4 and thin oxide film 5 are selectively formed on the surface of a substrate. A polycrystalline Si layer 6 to act as gate is given treatment to be ready to serve as a conductive layer and is subjected to etching for the oxidation of its surface. An N type impurity, typically P, is injected into the oxidized surface. Next, an SiO2 film is deposited to cover the entire surface. The SiO2 film is exposed to anistropic etching for the formation of a side wall 8, composed of retained SiO2 film, on the sides of the gate 6. In a following process for the formation of an N type impurity layer 2, the side wall 8 and gate electrode 6 serve as a mask for the introduction of an N type impurity into the Si substrate. The source/drain layers are constituted of three impurity-diffused layers, that is, an N type layer 2, N type layer 12, and an N type layer 3.

19 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60 - 136376

@Int Cl.

識別記号

庁内整理番号

匈公開 昭和60年(1985)7月19日

H 01 L 29/78

8422-5F

審査請求 未請求 発明の数 2 (全6頁)

69発明の名称 半導体装置及びその製造方法

> 20特 願 昭58-243810

❷出 願 昭58(1983)12月26日

の発 明 者 兼子

宏 子 小平市上水本町1450番地 株式会社日立製作所デバス開発

@発 明者 光正

小平市上水本町1450番地 株式会社日立製作所デバス開発

センタ内

⑪出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

砂代 理 人 弁理士 高橋 明夫

外1名

発明の名称 半導体装置及びその製造方法 特許請求の範囲

- 1. 不純物濃度の異なる等1の不純物層。第2の 不純物層、第3の不純物層の3重の不純物層から ソース・ドレイン層がなっていることを特徴とす る半遊仏装屑.
- 2. 第1の不純物層, 第2の不純物層, 第3の不 植物圏は、半導体基板とは逆導電型であることを 特徴とする特許請求の範囲第1項記載の半導体数 冠.
- 3. 不軌物層の濃度は、第1の不動物層、第2の 不純物層,第3の不純物層の順で増すことを特徴 とする特許請求の範囲第1項あるいは第2項記載 の半導体装置。
- 4. 第2の不純物層は、第3の不純物層を被うよ うに存在することを特徴とする特許請求の範囲第 1項,第2項あるいは、第3項記載半導体装置。
- 5. 第1の不純物層の1部はゲート端部において、 第2の不範物層の外側まで延在していることを特

徴とする特許請求の範囲第1項、第2項、第3項 あるいは第4項記載の半導体装置。

- 6. 第1 導電型の半導体基板上に、フィールド統 **縁膜,ゲート絶縁膜及びゲートとなるポリシリコ** ン層を形成したのち、ポリシリコン層をマスクと して半導体基板と逆導電型の第2導電型の第1の 不頼物を導入する工程と、ゲートの側面にサイド ウォールを形成する工程と、前記サイドウォール をマスクとして第2導電型の第2の不純物を導入 する工程と、導入した第1の不頼物から第1不頼 物層を形成する工程と、導入した第2の不純物か ら鄭 2 不純物圏を形成する工程と、サイドウォー ルをマスクとして第2導電型の第3の不純物を導 入する工程と、導入した第3の不執物から第3の 不輔物層を形成する工程とを含むことを特徴とす る半導体装置の製造方法。
- 7. 第1の不執物は、燐であることを特徴とする 特許請求の範囲第6項記載の半導体装置の製造方
- 8. 第2の不頼物は、燐であることを特徴とする

特許請求の範囲第6項あるいは第7項記載の半導 体装蔵の製造力法。

9. 第3の不純物は低素であることを特徴とする 特許請求の範囲第6項, 第7項あるいは第8項配 載の半導体装置の製造方法。

10. 不純物の量は、第3の不純物が最も多く、次いで、第2の不純物、第1の不純物の順であることを特徴とする特許請求の範囲、第6項、第7項、第8項あるいは第8項記載の半導体装置の製造方法。

発明の詳細な説明

(技術分野)

本発明は、半導体装置の標準にかかわり、特に LDD (Light Doped Drain) 標準の絶縁ゲート型電界効果トランジスタ (以下MISFFTと 称する) に適用して有効な技術に関するものであ

(背景技術)

(発明の目的)

ることにある。

MISFETを有する半導体装置においては、 基板と遊遊電型を有するソース・ドレイン層の不

電極方向に 2 だけ ほく突出して形成されている。このため、ゲート蟾部のソース・ドレイン層の電界集中を殺けることが可能である。 従って、不純物層 2 のみでソース・ドレイン層を形成した場合に比較し、ホットキャリヤの発生を十分防止することができる。

しかしながら、前記橋造のソース・ドレイン層は、以下の重大な欠点を有することを本発明者は発見した。すなわち、低濃度不純物層3の存在が、ゲート側へ4だけ突出しているため、4の領域分だけ高低抗となり、MISPETの相互コンダクタンス(gm)が劣化する。このため素子の動作速度に大きな影響を及ぼすという問題点がある。

本発明の目的は、LDD構造を有するMISF ETにおいて、相互コンダクタンス(gm)の低 下を防止し、煮子特性の向上を図る技術を提供す

本発明の他の目的は、ホットキャリヤを防止したMISFETの構造を有する技術を提供するこ

朝物證度勾配がゲート電優協能において急峻になり、この部分に電界の集中が起きる。これは素子特性を悪化させるホットキャリヤ発生の原因になっている。このホットキャリヤ発生を助止するための技術が1982Sump VLSI Technol., Digest of Technical Papers, 第42頁に記されている。これは、従来のソース・ドレイン層の他にソース・ドレイン層の他にソース・ドレイン層より低濃度の不純物層を比較的流いゲート船部表面付近に形成するものである (これを以下しDD (Light Doped Drain) 構造と称する)。ゲート端部に低濃度領

Drain) 構造と称する]。 ゲート端部に低濃度領域を形成すれば、電界の集中が少なくなりホットキャリヤの発生は抑制される。 かかる技術を具体的に示せば、第1回の如きものである。

第1 図においては、半導体基板 1 上のフィールド 格録膜 4 で区画される領域にゲート 電極 6 、及び、ソース・ドレイン層が形成されている。ソース・ドレイン層は、N* 不輔物層 2 、及び N 不 統物層 3 の 2 層により形成されている。かかる構造の技術においては、低濃度不純物層 3 がゲート

とにある。

本発明の他の目的は、MISFETの短チャンネル効果を防止する技術を提供することにある。

本発明の他の目的は、素子の微細化を図るために有効な技術を提供することにある。

本発明の前記ならびにそのほかの目的と新規な 特徴は、本明細書の記述および添付図面からあき らかになるであろう。

(発明の研要)

本顧において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

すなわち、ソース・ドレイン倒域を不純物濃度の異なる第1の不純物層、第2の不純物層、第3の不純物層の3層から形成し、ゲート電極の両端部の不純物濃分布を緩やかにすることにより、高い抗の低濃度不純物層の倒域を小さくし、MISFETの相互コンダクタンス(gm)を向上して、煮子特性を向上させるものである。

〔実施例〕

本発明による一実施例を以下に説明する。

第2回は、本発明の一実施例を示すMISFE Tの断面図である。

P⁻型シリコン半導体基板1上には、各々のM 1SFETを分離する酸化シリコン(SiO₂)からなるフィールド絶縁膜4が形成され、前記フィールド絶縁膜4が形成され、前記フィールド絶縁膜4が形成され、前記フィールド絶縁膜で区画的に囲まれる活性領域には、MISFETQ1は、ポリシリコンからなるゲート6、及び基板1とゲート6とを絶縁するSiO₂からなるゲート絶縁5が形成されている。N型ソース・ドレイン領域は、2(N・層)、3(N-層)、12(N⁻層)の3層からなり、夫々、アルミニウム配線10とスルーホール14でオーニンクコンタクトを取っている。又、ゲート6は、SiO₂膜7、及びSiO₂からなるサイドウォール8によって、被で保護されている。9は層間絶縁膜10は、ファイナルパッシベーション膜である。

本売明においては、ソース・ドレイン層がN*型不執物層 2、N-型不執

物層3の3層によって形成されていることが特徴である。N 型不純物12は、N・型不純物層2をとり囲むように形成されおり、又、N 型不純物層3はゲート電便端部で、N 型不純物層を突び出す型で基板表面近傍に形成されている。不純物層の微度差は、

N, >N- >N--

である。第1回のものと異なるのはN・型不純物層3の間12がN・型不純物層2、N・型不純物層3の間に形成されていることである。従って、ソース・ドレイン層の濃度分布はN・型不純物層3、N・型不純物層12、N・型不純物層2の順で増加する。第1回の如く2で示される長い低濃度領域2が本発明では存在しないため、高抵抗領域とならず、MISFETQ」の相互コンダクタンス(8m)が低下することはない。

本発明によるソース・ドレイン領域の不越物設度分布をさらに詳しく説明すれば第8回におけるグラフ (ゲート端からのチャネル方向位置-不純物源度分布グラフ) の如くである。実験で示され

る線は、木雅明におけるMISFETQ。のソース・ドレイン不純物濃度分布である。点線で示される線は、第1回で示されるLDD構造を有するMISFETQ。の分布である。本発明におけるMISFETQ。の分布はN-型不純物層12の介在により、点線で示されるLDD構造の曲線よりも、中央部でよれ、全体として急峻な形状が少なくなる。であれるとして急峻な形状が少なくなる。このためはないる。又、点線で示されるように、(a)のような低線が少なくなる。このためい。はのような低線が少なくなる。が得ほとんどなくなる。従って、相互コンダクタンス(gm)の劣化がおさえられ、素子の動作速度の劣化もなくなる。

以下、木発明の製造方法を第3回から第7回を 用いて観明する。

先ず、 (100) 面を有する P 遊配型シリコン 基板 1 を用意し、 周知の技術を用いて基板表面 に適択的にフィールド絶縁 限 4 を形成する。 フィ となる確い酸化版5を形成し、かつ、ゲート絶録膜 4 で区面される領域にゲート絶録膜 るべきポリシリコン PRを専電化したのち、 BR 知の 技術を用いてエッチングし、 その表面を酸化示さ を BR 2 図の如く形成する。 次、第 2 図に示え が R 2 図 で、 R 2 図 で、 R 2 区 で、 R 3 区 で、 R 3

次に、厚さ4000A程度のSiO₂ 膜を全面に 堆積させたのち、前記SiO₂ 膜に異方性エッチン グを施し、ゲート6の側面にSiO₂ 膜の残滓であ るサイドウォール8を形成する。次に、ソース・ ドレインを形成する領域に辞いSiO₂ 膜15を堆 積させたのち、サイドウォール8及びゲート電極 6をマスクとして第2図に示されるN‐型不統物

烈! 2 を形成するために、N型不純物、たとえば 燐(P)を打ち込みエネルギー約50KeV、ド ーズほ1×10¹¹/dl程度の条件で基板内に導入。 する。 第1回で示されるイオン打ち込み用13の うち、短かい点線のものがN-型不純物層12と なるものである。サイドウォール 8 をマスクとし ているためにN型不植物別3を形成するために 打ち込んだ不輔物層(ゲート6まで到している点 袋)より、狭い領域に分布している。以上のよう に不輔物を導入したのち、導入した不輔物を引き のばすために、拡散高温処理を行なう。このよう にして形成されたものが第5図の如きものである。 こののち、さらに、N*型不純物層2を形成する ために、同じく、サイドウォール8及びゲート食 極6をマスクとして、N型不統物をシリコン基板 内に導入する。N・型不純物層2は、第2図に示 す如く、N 型不純物層12の内側に存在し、か つ、より高濃度であるように形成しなければなら ない。従って、N 型不輔物層12形成のための 不純物よりも拡散係数が小さい性質を有するN型

不執物、たとえば低剤(As)を導入する。 砒素は、打ち込みエネルギー約80KeV、ドーズの5×10 15/11程度の条件で打ちこみ、これを高温処理で適宜拡散して、第6因の如く形成いる。 では物間2、N・型でが物間12、N・型層3、N・型角3、N・型

以上のように形成したのち、層間絶縁膜9をリンシリケートガラス (PSG) 等で形成し、コンタクトホール 1 4 を第7 図の如く形成する。こののち、周知の技術を用いてアルミニウム配線 1 4 ,ファイナンスパッシベーション膜 1 1 を形成し、第2 図の如く完成する。

(効果)

(1) 本発明においては、ソース・ドレイン層をN-型不純物層、N・型不純物層、N・型不純物層の3層から形成しており、ゲート端部の不純物 濃度勾配が級やかになり、電界集中が防げるため、ホットキャリヤの発生を著しく少なくすることが 可能である。

(2) 上記(1) と同様に不純物設度勾配が設やかであり、高抵抗領域が少ないため、MISFE Tの相互インダクタンス(gm) の劣化が防止できる。従って、動作速度が向上する。

(3) ゲート側面に形成したサイドウォールを利用して、N-型不輔物層、N・型不輔物層を形成しているため、短チャネル効果(実際のゲートルよりもチャネルが短かくなる現象)を防止できる。 (4) 短チャネル効果が防止できるため、素子の 徴細化を実現できる。

以上本発明者によってなされた発明を実施例に 据づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その要旨を逸麗しな い範囲で種々変更可能であることはいうまでもな い。たとえば、ゲート 6 はシリサイド、又は、金属であってもよく、さらに、A 2 配線は他の金属であっても良い。又、層間絶縁膜やファイナルパッシベーション膜は P S G の他SiOz 等も使用できる。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるMISFET半導体装置に適用した場合について説明したが、それに限定されるものでなく、たとえば、相補型MISFET、バイポーラ相補型MISFET等に適用できる。

図面の簡単な説明

第1図は、本発明の前提となったLDD構造を 有するMISFETの断面図、

第2図は、本発明の実施例を示すMISFET の断面図、


第3図~第7図は、本発明によるMISFETの製造工程を示す断面図、

第8図は、ゲート端からのチャネル方向位置と

不動物證度分布を示すグラフである。


1 ··· P · 型半導体基板、2 ··· N · 型ソース・ドレイン圏、3 ··· N · 一型ソース・ドレイン圏、4 ··· フィールド絶縁膜(SiOz)、5 ··· ゲート絶縁膜(SiOz)、6 ··· ゲート絶縁膜(ポリシリコン)、7 ··· ゲート保護のための酸化シリコン膜(SiOz)、8 ··· サイドウォール(SiOz)、9 ··· 層間絶縁膜(PSG)、10 ··· アルミニウム配線、11 ··· ファイナルパッシベーション膜、12 ··· N · 型ソース・ドレイン層、13 ··· ひ素打ち込み層、14 ··· コンタクトホール、15 ··· 基板保護のための酸化シリコン膜(SiOz)

代理人 弁理士 高橋 明美



第 6 🖺





第 7 図

